业界首款基于台积电COUPE的次世代AI芯片光学连接解决方案亮相——Alchip与Ayar实验室展示未来硅光子器件 作者： 时间：2025-12-03 来源： 加入技术交流群 扫码加入和技术大咖面对面交流海量资料库查询

在本周台积电欧洲OIP论坛上，Alchip和Ayar Labs展示了基于台积电COUPE平台的全集成、封装内光I/O引擎，实现了下一代AI加速器的光学连接。该方案结合了Ayar的硅光子TeraPHY IC与Alchip的电气接口芯片及可拆卸光纤连接器，每台加速器可提供高达100 Tb/s的带宽，并通过业界标准的UCIe接口与其他芯片连接。该解决方案面向需要光连接但无法从零构建自身光子系统的硬件开发者。

当台积电于2024年推出紧凑通用光子引擎（COUPE）框架时，公司主要瞄准了像AMD或英伟达这样能够自行制造电子集成电路（EIC）和光子集成电路（PIC）并委托台积电制造的大型芯片开发商。

然而，许多定制加速器的设计者没有资源进行垂直集成（不像英伟达那样掌控了从计算到扩展连接的整个技术栈，拥有NVL72、NVL144和NVL576平台），他们往往会授权所有能授权的技术，然后专注于开发能够使其解决方案区别于他人的知识产权。这正是Alchip和Ayar Labs生产型光学子系统发挥作用的地方，使小型芯片设计师能够相对轻松地为芯片添加光学连接，而无需前期投入数千万美元。

Alchip与Ayar Labs联合开发的解决方案是一个三芯片组共封光I/O子系统，包括Alchip UCIe-A转UCIe-S协议转换器芯片组，终止加速器的UCIe-A接口，并基于UCIe-S实现扩展协议（UALink、PCIe、以太网、SUE），以及提供低功耗SerDes、调制驱动、时钟和控制的Alchip EIC， 以及Ayar Labs的TeraPHY PIC，利用硅光子学进行光学调制和检测。

Alchip协议转换器还可以承载封装在UCIe物理接口上的非UCIe协议，因此它可以与使用专有协议的计算芯片兼容。PIC采用微环架构，配备可拆卸光纤连接器以便制造，提供两种链路选项：PAM4 CWDM（每跳100–200纳秒，BER 10⁻⁶）和DWDM快速跟随器（每跳20–30纳秒，BER 10⁻¹²）。

该光学子系统可实现极度扩展，支持每个加速器100+ Tb/s带宽和每设备256+光端口，连接跨多个机架的数百个处理器，并将它们作为一个大型处理器运行。另外，公司设想他们的解决方案也可以用于内存扩展器。

参考设计（模型）包括两个全准星加速器芯片、八个HBM堆栈、四个协议转换器芯片组和八个Ayar Labs TeraPHY光学引擎，全部安装在单一基板上，集成无源器件以保证功率完整性。Alchip的系统图展示了该平台连接XPU对XPU、XPU到交换机和交换机，甚至支持光学存储器的扩展。

通过使用Alchip的子系统（以芯片组形式销售），几乎任何AI加速器开发者都能为其加速器实现超高带宽、低延迟、节能的机架规模甚至多机架级连接，而这对小型公司来说内部开发成本过高。